从指尖智能设备到无人系统，从智慧家居到工业互联网，从人形机器人到航空航天大国重器，芯片驱动生活革新，赋能万物互联。面向国家安全与经济重大战略需求，以“十四五”规划和2035远景纲要为指引，大力发展芯片产业，提高集成电路设计及制造能力，打破欧美技术垄断，实现芯片制造自主可控和高质量发展是极为必要的。晶圆作为集成电路芯片的基本载体，其质量直接影响到集成电路的性能和产量。由此，基于人工智能算法，开展晶圆缺陷检测研究是非常重要的。 近日，北京邮电大学团队在《Computers in Industry》国际期刊（中科院一区，Top期刊）上在线发表了一项研究，为混合类型晶圆缺陷检测提供了新思路。论文第一作者为北京邮电大学博士生张向燕，通讯作者为北京邮电大学智能工程与自动化学院的李剑研究员。 为了解决当前研究存在的混合类型缺陷检测准确率低、相似缺陷和弱特征识别能力差等问题，研究人员提出了一种用于检测混合类型晶圆图缺陷的双分支多层次卷积网络（DMWMNet）。该网络通过充分考虑基本缺陷、缺陷数量和缺陷类型之间的相互关系的“小巧思”，有效降低混合类型晶圆缺陷的检测难度、改善复杂缺陷准确率低问题，实现了晶圆缺陷检测的“高性能”突破。
晶圆图---晶圆图缺陷的窥视镜 晶圆图是通过电气测试生成的反映晶圆缺陷分布的图像。图1展示了MixedWM38数据集中的38种缺陷晶圆图，其中包括1种正常类别、8种单一类型缺陷（基本缺陷）和29个混合类型缺陷（13种两混合缺陷、12种三混合缺陷和4种四混合缺陷）。
探密基本缺陷、缺陷数量和缺陷类型之间的相互关系 从图1可看出相比于单类型基本缺陷，混合类型晶圆缺陷的种类大幅增加，且缺陷复杂程度高，使得混合类型缺陷检测难度大。然而，混合类型虽然复杂，但其由多个基本缺陷组成，每个混合缺陷可拆解为几个基本缺陷的组合。此外，随着缺陷混合的数量增加，缺陷检测的性能往往急剧下降，因此关注混合的缺陷数量非常重要。因此，研究人员探究了缺陷类型与基本缺陷和缺陷数量的关系，如图2所示。
借助小巧思，设计高性能双分支多层次混合缺陷检测网络 当前已有的混合类型晶圆缺陷检测方法通常直接将晶圆图输入深度神经网络以检测缺陷类别，然而，这种方式忽略了各个缺陷之间的相互关系，且对相似缺陷（如EL边缘定位和ER边缘环）、弱缺陷（如S划痕缺陷）、重叠缺陷检测效果欠佳。 通过探究基本缺陷、缺陷数量和缺陷类型之间的相互关系，研究人员设计了双分支多层次卷积网络DMWMNet。它由两个并行分支和一个融合分类器组成，如图3所示。其中分支1（见图3(a)）用于执行基本的缺陷判别和缺陷类型检测，它将混合缺陷解耦为几个基本缺陷，增强了网络对单个基本缺陷的敏感性；分支2（见图3(b)）检测缺陷数量和缺陷类型，它关注晶圆图中存在的基本缺陷的数量，有效缓解了重叠缺陷和弱缺陷造成的缺陷遗漏或多检的问题，并且多源信息增强了缺陷的检测效果；融合分类器（见图3(c)）进一步整合两个分支的检测结果以得到最终的缺陷类型。此外，基于Focal Loss构建损失函数也有利于使网络在训练过程中强化对缺陷的关注。 图3 DMWMNet网络结构示意图
实验结果验证了DMWMNet的高性能与可靠性 1、从测试集的混淆矩阵可看出大多数类别都被准确识别，多个类型的准确率达到100%，混合缺陷也取得良好检测效果。此外，可看出网络能够清楚地区分EL和ER等相似缺陷，并能有效检测包含弱特征S的混合缺陷。 图4 测试集上的混淆矩阵 2、消融实验结果可看出，网络的分支1和分支2可分别增加缺陷的检测性能，而融合分支1和分支2的网络则进一步提升了缺陷检测性能。 图5 消融实验结果 3、将DMWMNet与典型的晶圆缺陷检测网络做性能比较，如表1所示，可看出所提出的DMWMNet准确率达到98.99%，性能优于其他典型的晶圆缺陷检测网络。此外，图6显示了DMWMNet还具有优越的鲁棒性。 表1 不同方法的性能比较 图6 不同方法在测试集上的准确率箱型图 从表2可看出，DMWMNNet的模型尺寸和衡量模型速度的FLOPS也较小，说明其在保持高检测性能的同时，具有了较好的模型轻量化和响应速度。 表2 不同方法的模型尺寸和响应速度 精准检测，创新驱动，守护芯片安全，让中国芯更强大！团队提出的高性能高精度晶圆缺陷检测技术，为芯片和集成电路的品质保驾护航，为促进我国半导体产业发展注入绵薄之力！ 基金：本研究得到了北京邮电大学人才引进项目，学科交叉团队项目(No. 2023SYLTD04)及研究生双创项目(No. 2024-YC-T038)的支持。 论文信息：Xiangyan Zhang, Zhong Jiang, Hong Yang, Yadong Mo, Linkun Zhou, Ying Zhang, Jian Li*, Shimin Wei, DMWMNet: A novel dual-branch multi-level convolutional network for high-performance mixed-type wafer map defect detection in semiconductor manufacturing, Computers in Industry, Volume 161, 2024, 104136, https://doi.org/10.1016/j.compind.2024.104136. (https://www.sciencedirect.com/science/article/pii/S0166361524000642) 通讯作者：李剑，jianli_628@126.com
